华为苹果英伟达都在抢的芯片怎么造从图纸到实物全流程曝光普通人也能看懂的ASIC芯片制造故事

一块芯片的诞生，比你想的复杂一万倍

昨天我去菜市场买菜，摊主大姐跟我说了一句话：”你看那手机，里面就指甲盖大小的东西，能算账能拍照能刷视频，比咱们村口的算盘精多了。”

我当时愣了一下，是啊，就是这么一块指甲盖大小的硅片，里面藏着几百亿个晶体管。华为的昇腾、苹果的A系列、英伟达的GPU，每一个都是这个赛道上的狠角色。今天咱们就来聊聊，这些东西到底是怎么造出来的。

先搞明白：什么是ASIC？

ASIC，全称Application Specific Integrated Circuit，中文叫”专用集成电路”。

说人话就是：这是一块专门为某个特定任务量身定做的芯片。

为什么华为苹果英伟达都想要？

来举个例子你就懂了。

假设你要开一家餐厅，有三条路可以走：

方案一：开个大杂烩餐厅 什么菜都做，川菜粤菜西餐日料全上。厨师团队很庞大，但每个人的技能都不专。这就是通用芯片——比如你的CPU。啥都能干，但每样都只能做到80分。

方案二：只做川菜 专门研究麻辣鲜香，从选辣椒到炒火锅底料，样样精通。厨师团队精简，但川菜水平一流。这就是ASIC——专门为某个任务优化的芯片。

方案三：开连锁中央厨房 专门给无数餐厅供火锅底料和调味品。这个底料能用在火锅、麻辣烫、串串香里，适用范围广，但味道比不过方案二那种专门店。这就是GPU——通用性比较强的并行计算芯片。

华为抢ASIC，是因为要做自己的AI芯片（昇腾系列），专门服务自家的云端训练和终端推理。苹果抢ASIC，是因为A系列和M系列芯片里，GPU和NPU都是高度定制的ASIC，专门为iOS生态优化。英伟达虽然以GPU起家，但也开始提供定制化ASIC服务（NVIDIA NEMO），帮企业做专属芯片。

第一步：设计——芯片的”图纸”是怎么画的？

2.1 需求定义：老板说要造什么？

芯片设计的第一步，是定义需求。

这就像你要装修房子，得先知道：

几个人住？
要几个房间？
风格喜欢什么？
预算多少？

芯片设计也一样。华为要设计一款AI推理芯片，得先回答：

算力要求多少TOPS？
功耗限制多少瓦？
要支持哪些算法？
成本控制在多少美元？
用多少纳米工艺？

这些数字一旦定下来，就成了芯片设计的”宪法”。

2.2 RTL设计——用代码”写”芯片

芯片设计不是拿笔在纸上画画，而是用硬件描述语言来写代码。

最常用的两种语言是：

Verilog
VHDL

听起来像是编程语言，但它描述的不是”软件逻辑”，而是电路结构。

来举个简单的例子：

module AND_gate (
    input a,
    input b,
    output y
);
    assign y = a & b;
endmodule

这段代码描述的是一个”与门”电路——只有当a和b都是1的时候，y才是1。

在ASIC设计里，工程师们写的代码动辄几百万行，描述的是一个包含数百亿晶体管的复杂系统。

2.3 功能验证——芯片还没造，先”跑”起来看看

代码写完了，不能直接拿去造。因为一旦流片失败，损失是以亿元计算的。

所以要先在仿真环境里跑一跑。

这就像拍电影，先拍个粗剪版看看效果，觉得没问题再大规模投资。

验证的方法有很多：

RTL仿真：在计算机里模拟电路行为
形式验证：用数学方法证明电路正确性
FPGA原型验证：把设计烧录到FPGA芯片里，模拟真实运行

华为海思的设计团队，据说光验证阶段就要花好几个月。

第二步：物理设计——把代码变成”地图”

3.1 逻辑综合——代码翻译成门电路

RTL代码写的还是”模块级”的东西，接下来要把它翻译成门级网表。

这一步叫做逻辑综合。

打个比方：你写了一段小说（RTL代码），现在要把它变成剧本（门级网表），导演拿到剧本才能开拍。

工具用的是Synopsys Design Compiler，这是业界标配。

3.2 布局布线——给芯片画”城市地图”

网表出来了，接下来是物理设计。

这一步要回答的核心问题：每一颗晶体管放在哪里？

芯片就像一座超级城市：

晶体管是房屋
总线是高速公路
时钟树是电网
I/O接口是港口

物理设计工程师的任务，就是把这”几亿栋房屋”按照最优布局塞进指甲盖大小的面积里。

这个过程分几个阶段：

Floorplan（ floor plan）：粗略规划区域划分。哪块放CPU，哪块放内存，哪块放I/O，先画个大致的分区图。

Place（布局）：把具体的标准单元（standard cell）放进每个区域。

Route（布线）：用金属线把所有元件连接起来。

Timing Closure（时序收敛）：检查所有信号能不能在规定的时钟周期内到达。

第三步：流片——把设计交给晶圆厂

4.1 什么是”流片”？

流片（Tape-out）是芯片设计到制造的关键一步。

“流”是指数据流，”片”是指芯片。就是把最终的GDSII文件（芯片的物理版图数据）发送给晶圆厂，让工厂开始制造。

这就像你装修完房子，把最终的施工图纸交给建筑队，让他们开始盖房子。

4.2 制造芯片的工厂——台积电、中芯国际

全球能做先进制程芯片的厂没几家：

台积电（TSMC）：全球最先进的晶圆厂，7nm、5nm、3nm都在这生产
三星（Samsung Foundry）：也能做先进制程
中芯国际（SMIC）：中国大陆最先进的晶圆厂
英特尔代工（Intel Foundry）：开始接外部订单

华为的芯片以前主要找台积电代工，现在受制裁影响，部分转给了中芯国际。苹果的A系列和M系列也是台积电代工。英伟达的GPU同样主要来自台积电。

4.3 光刻——芯片制造的”核心魔法”

芯片制造最核心的步骤叫光刻（Lithography）。

这就像是给芯片”拍照”，只不过用的不是普通相机，而是极紫外光（EUV）。

来一步步解释这个过程：

第一步：涂胶 在硅片表面涂上一层光刻胶，就像给底片涂感光材料。

第二步：曝光 用光刻机把电路图案”印”到光刻胶上。EUV光刻机的波长只有13.5纳米，是可见光的万分之一。

第三步：显影 用化学药水把曝光后的光刻胶显影出来，露出下面的硅层。

第四步：刻蚀 把裸露的硅层刻蚀掉，留下需要的图案。

第五步：去胶 把剩余的光刻胶洗掉。

重复整个芯片要经过几十甚至上百道光刻工序，每道都对应不同的电路层。

第四步：制造——在硅片上建一座”微缩城市”

5.1 晶圆——芯片的”地基”

芯片的起点是一块硅晶圆（Wafer）。

硅晶圆是从沙子（二氧化硅）里提炼出来的高纯度硅，拉制成圆柱形的单晶硅棒，然后切成薄片，就像切黄瓜片一样。

一块300mm的晶圆，可以切成几百上千颗芯片。

5.2 前道工艺——在晶圆上建房子

芯片制造分前道（Front End）和后道（Back End）。

前道是在晶圆上制造晶体管等器件，后道是把芯片封装起来。

前道工艺主要有这些步骤：

工艺步骤	作用	简单理解
氧化	在硅表面生成二氧化硅层	给硅”涂一层保护漆”
光刻	用光刻胶和光刻机定义图案	在漆上”画施工图”
刻蚀	把不需要的部分去掉	按图纸”挖坑”
离子注入	给硅掺杂，改变导电性	往土里”施肥”
薄膜沉积	在表面沉积金属或绝缘层	往上”盖新层”
CMP	化学机械抛光，让表面平整	把地面”磨平”

每一道工序都要经过光刻和刻蚀。一颗先进的芯片，需要70多道光刻步骤。

5.3 FinFET——3D晶体管

现在先进制程用的都是FinFET（鳍式场效应晶体管）。

为什么不用传统的平面晶体管了？因为晶体管所做越小，漏电流越大，就像房子越小越难保温。

FinFET的解决方案是把晶体管”立起来”，做成像鱼鳍一样的三维结构。这样栅极可以从三个方向控制沟道，大大减少了漏电流。

这就像把平房改成多层小楼，同样占地面积，能住更多人。

5.4 GAA——下一代晶体管

再下一代是GAA（Gate-All-Around，全环绕栅极）。

FinFET的栅极从三个方向包围沟道，GAA是从四个方向完全包围。想象一下，把鱼鳍变成一根根细丝，栅极像绳子一样把每根细丝完全缠绕起来。

三星和台积电都在研发GAA工艺。

第五步：后道——封装测试

6.1 晶圆测试——先把坏的挑出来

晶圆制造完，不能直接封装。要先用探针卡在每颗芯片上测一下，把坏的挑出来。

这叫晶圆测试（Wafer Sort）或CP测试（Chip Probing）。

测试过的芯片上会打个标记，坏的会被标记出来，后面封装时就会被剔除。

6.2 切割——把晶圆切成一颗颗芯片

用金刚石刀或者激光把晶圆切成一颗颗小方块，每个小方块就是一颗裸芯片（Die）。

这一步叫划片（Dicing）。

6.3 封装——给芯片穿上”防护服”

裸芯片非常脆弱，需要封装才能使用。

封装的作用：

保护芯片不受物理损伤
提供电气连接（把芯片引脚引出来）
帮助散热
方便安装到电路板上

常见的封装形式：

QFP：方形扁平封装，引脚从四周引出
BGA：球栅阵列封装，底部有一排排焊球
SiP：系统级封装，把多颗芯片封装在一起

高端芯片还会用2.5D/3D封装技术，比如：

CoWoS（台积电的Chip on Wafer on Substrate）
HBM（高带宽内存，垂直堆叠的DRAM）

英伟达的H100 GPU就用CoWoS封装，把GPU芯片和HBM内存封装在一起。

6.4 最终测试——确保每颗芯片都合格

封装完之后，还要做最终测试（Final Test）。

这包括：

功能测试：看芯片能不能正常工作
性能测试：测跑分、功耗、频率
可靠性测试：高温、低温、老化测试

测试合格的芯片才会被打上华为、苹果、英伟达的logo，然后出货。

一个真实的故事：从图纸到产品

2020年，苹果发布M1芯片。这是苹果第一款自研的ARM架构处理器，用于Mac电脑。

M1芯片的制造流程是这样的：

设计阶段：

苹果的设计团队在Cupertino的总部，用 Synopsys 和 Cadence 的工具进行RTL设计
光验证就花了超过一年时间
逻辑综合用的设计编译器
物理设计用的 Innovus 和 Voltus

流片阶段：

送到台积电的5nm工艺生产
流片费用估计超过2亿美元
整个流片过程历时约3个月

制造阶段：

台积电的晶圆厂里，经过70多道光刻步骤
每一步都要经过严格的质检

封装测试：

封装成BGA形式
最终测试后出货给苹果

结果：

M1芯片在发布后大获成功
性能超过了当时Intel的i7处理器
功耗却只有前者的一半

这就是一个ASIC从设计到成品的真实案例。

为什么芯片这么难造？

技术难度

芯片制造的复杂度是惊人的。

以7nm工艺为例：

晶体管密度：每平方毫米约1亿个晶体管
光刻步骤：超过300道
制造步骤：超过500道
生产周期：约3个月
一台EUV光刻机价格：超过1.5亿美元

这不是吹牛，是真实的数字。

人才难度

芯片设计需要的是顶级人才。

一个有经验的芯片架构师，年薪轻松超过100万人民币。一个精通物理设计的工程师，年薪也能达到80万以上。

全球顶尖的芯片设计人才，也就那么几万人。

资金难度

建一座先进制程晶圆厂，投资超过200亿美元。台积电的3nm厂，投资约500亿美元。

这不是普通企业能承担的成本。

芯片制造的全球分工

芯片制造不是一个国家能完成的，它是一个全球协作的过程。

设计工具：美国

EDA工具（Synopsys、Cadence、Mentor）
IP核（Arm架构授权）
设计软件

制造设备：荷兰、日本、美国

光刻机：荷兰ASML（只有它能做EUV）
刻蚀机：美国LAM Research、日本Tokyo Electron
薄膜沉积：美国Applied Materials

制造：台湾、韩国、中国大陆

台积电（台湾）：最先进的制程
三星（韩国）：也能做先进制程
中芯国际（中国大陆）：逐渐追赶

封装测试：中国大陆、东南亚

封测厂主要在中国大陆和东南亚
长电科技、通富微电、华天科技等

普通人怎么看懂芯片新闻？

现在每年都有”芯片突破”的新闻，比如：

“XX公司突破7nm工艺”
“XX芯片性能超越英伟达”
“XX国家自研芯片成功流片”

怎么判断真假？

看三个关键信息：

工艺节点：是7nm、5nm还是28nm？节点越先进，性能越强，但成本也越高。
流片成功还是量产：流片成功不等于量产成功。有些芯片流片后发现有bug，要重新设计，这叫”返工”。
良率：晶圆制造不可能100%良品率。良率低于50%的芯片，基本没有商业价值。

芯片制造的未来

3nm时代已经来了

台积电的3nm工艺已经在量产，苹果、高通、英伟达都在用。

3nm比5nm的晶体管密度更高，性能更强，功耗更低。

但3nm的成本也比5nm高了不少。

下一代：2nm、1nm

三星和台积电都在研发2nm工艺，预计2025-2026年量产。

更远的未来是1nm，但那可能要到2030年以后了。

GAA晶体管

前面提到过，GAA是下一代晶体管结构。三星已经在3nm中使用了GAA，台积电也会在更先进的制程中采用。

最后说几句

芯片这东西，真的不是我们普通人能自己造出来的。

它需要：

顶级的设计人才
先进的制造设备
巨额的资金投入
多年的技术积累

华为在被制裁的情况下，还在坚持自研芯片，这背后是** thousands of 工程师**在默默工作。

苹果能做出M1、M2、M3系列芯片，是因为它花了十几年的时间积累。

英伟达能做出H100这样的AI芯片，是因为它在GPU领域深耕了二十多年。

每一块芯片的背后，都是无数人的心血和汗水。

下次你拿起手机，看到那块小小的芯片，也许可以想一想：这块指甲盖大小的硅片，承载了多少人的努力，经历了多少道工序，才变成今天的样子。

这大概就是科技的浪漫吧。

华为苹果英伟达都在抢的芯片怎么造 从图纸到实物全流程曝光 普通人也能看懂的ASIC芯片制造故事